1.3DDRAM:蓄势待发
1.1.DRAM制程微缩放缓，长远命题在于从2D转向3D架构
DRAM制程微缩放缓，长远命题在于材料和架构的突破。随着DRAM制程节点不断缩小，目前DRAM芯片工艺已经突破到了10nm级别。工艺完整性、成本、电容器漏电和干扰、传感裕度等方面的挑战愈发明显，要在更小的空间内实现稳定的电荷存储和读写操作变得日益困难。我们认为，随着DRAM芯片制程愈发先进，利用EUV光刻迈入到10nm工艺路线已逐步确立，但面对物理基础和结构技术的瓶颈，DRAM厂商的长远命题是材料和架构的突破。10nm节点DRAM电客器及感测放大器存在显著挑战.进入10nm节点后，三星的lz节点和SK海力士的la节点中增加了EUV光刻，但并没有显著提高密度，在电容器和感应放大器方面存在两个显著的挑战：(1)电客器：DRAM存储电容器需要在100:1纵横比的孔中形成许多精致的层。电容器图案化要求很高，孔必须紧密排列，具有非常好的临界尺寸(CD)和重叠控制，以便与下面的存取晶体管接触，避免桥接或其他缺陷。此外，电容器具有非常高的纵横比，蚀刻直而窄的孔轮廓非常困难，再加上需要更厚的硬掩模以蚀刻地更深，更厚的掩模又需要更厚的光刻胶，而光刻胶更难图案化；
(2)感测放大器：随着感测放大器变得更小、灵敏度降低，更容易受到变化和泄漏的影响。同时，更小的电容器存储的电荷更少，因此读取它们的感测要求变得更加困难。
DRAM从2D架构转向3D架构是未来的主要趋势。3D DRAM是将多颗2DDRAM存储单元(Cell)堆叠至逻辑单元上方以实现在单位晶圆面积上产出上更多的产量。
本文来自知之小站
PDF完整报告已分享至知识星球，微信扫码加入立享4万+最新精选报告
（星球内含更多专属精选报告.其它事宜可联系zzxz_88@163.com）
